據了解，在典型的SoC芯片研發項目中，工程師通常需要花費四成左右的時間進行調試，工程複雜且費時費力。好的調試系統不僅可以确保項目的成功，更可以有效提高SoC芯片的設計和驗證效率，降低芯片設計成本。
EDA(集成電路設計工具)智能軟件和系統企業芯華章發布基于創新架構的數字驗證調試系統——昭曉Fusion DebugTM 。該系統基于芯華章自主開發的調試數據庫和開放接口，可兼容産業現有解決方案，提供完善的生态支持，并具備易用性、高性能等特點，能夠幫助工程師簡化困難的調試任務，有效解決難度不斷上升的設計和驗證挑戰。
在芯華章研讨會暨産品發布會上，芯華章科技軟件研發總監黃世傑詳細介紹了昭曉Fusion DebugTM産品的完整解決方案，并且用實際項目演示了工具的典型應用場景。合肥市微電子研究院院長陳軍甯、電子科技大學電子科學與工程學院副教授黃樂天、中興微電子有線系統部部長賀志強、平頭哥上海半導體技術IP驗證及軟硬協同驗證負責人張天放、燧原科技資 深架構師鮑敏祺等行業專家與學者也受邀出席，共話半導體産業發展及驗證EDA技術趨勢。
談及前端驗證面臨的挑戰時，燧原科技資 深架構師鮑敏祺表示:“一方面芯片驗證場景日益複雜，從單純的功能驗證到今天面對整個系統級、場景級的驗證;另一方面，面對激烈的市場競争，芯片集成規模不斷擴大，研發周期卻不斷縮短，驗證的重要性日益突出。”
作為國内率先發布的數字驗證調試系統，昭曉Fusion DebugTM 的發布填補了多項國産技術空白。相比于國際主流數字波形格式，芯華章的昭曉Fusion DebugTM 采用完全自研的高性能數字波形格式XEDB。該波形格式借助創新的數據格式和架構，具備高性能、高容量、高波形壓縮比等特點，其提供的高效編碼和壓縮方案，在實際測試中可以帶來比國際主流數字波形格式超 8 倍的壓縮率。與其它商業波形格式相比，XEDB的讀寫速度快至 3 倍，并支持分布式架構，可充分利用多台機器的物理資源來提升整體系統的性能，實測中表現出的波形寫入速度可以比單機模式提高 5 倍以上，這對複雜的軟硬件協同驗證與調試至關重要。
在提供完整調試解決方案的同時，昭曉Fusion DebugTM由創新的設計推理引擎和高性能分析引擎提供動力，能夠支持統一且高性能的編譯，快速加載仿真結果和信号顯示，輕松進行信号連接跟蹤和根本原因分析。根據實際項目數據顯示，在完整的設計及原理圖模塊化加載中，昭曉Fusion DebugTM 的速度比其他商用EDA工具快至 5 倍，能滿足大規模SoC 設計調試的需求，并大大提高了驗證效率，從而加速芯片設計創新。
除了性能與效率上的突破，芯華章昭曉Fusion DebugTM還針對行業實踐痛點，提供了不同于一般調試工具的創新解決方案。
平頭哥上海半導體技術IP驗證及軟硬協同驗證負責人張天放，在談到一般調試工具在應用中的挑戰時表示:“在實際應用中，各個芯片的産品調試特征不同，對調試會産生非常多樣化的細分需求。我們希望能夠在國産EDA工具裡面看到一些開放的接口，便于進行二次開發。”
芯華章科技首席市場戰略官謝仲輝表示:“昭曉Fusion DebugTM提供豐富、可編程的數據接口，讓用戶可針對不同調試場景進行定制化，并能貫通芯華章智V驗證平台及支持用戶現有的EDA工具，為用戶帶來更加客戶一體化的調試解決方案，從而提供更加普惠的生态支持和用戶體驗。”
近年來，芯片設計的規模越來越大，摩爾定律逐漸走向極限，芯片驗證的難度也随之提高。在談到下一代設計驗證工具時，陳軍甯與黃樂天均從不同角度指出，下一代EDA工具需要增強工具間的融合以及更智能化，在減少人力投入的同時，進一步充分利用機器學習、雲計算等創新技術，從而提高芯片驗證與設計效率。
中興微電子有線系統部部長賀志強也表示:“國産EDA公司擁有高技術起點和貼近本地市場的優勢，能夠基于客戶的痛點進行開發，将經驗與解決方案集成到工具當中。作為國産 IC企業，中興是國産EDA工具天然的天使用戶，我們會全力支持國産EDA的發展。”
芯華章科技研發副總裁林揚淳表示:“昭曉Fusion DebugTM融合了先進的機器學習框架，帶來更高的驗證效率和更智能化的操作體驗，緻力于解決當前産業調試方案缺乏創新、數據庫碎片化以及性能局限等多重挑戰，讓芯片設計更簡單、更高效。”
免責聲明：本文僅代表作者個人觀點，與每日科技網無關。其原創性以及文中陳述文字和内容未經本站證實，對本文以及其中全部或者部分内容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關内容。
本網站有部分内容均轉載自其它媒體，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責，若因作品内容、知識産權、版權和其他問題，請及時提供相關證明等材料并與我們聯系，本網站将在規定時間内給予删除等相關處理.
