台積電等廠商加速 FOPLP 技術布局，試産良率突破 90%，大尺寸應用待量産突破

　　半導體封裝領域正迎來技術革新熱潮 —— 面闆級扇出封裝(FOPLP)技術憑借成本與效率優勢，成為行業關注焦點。據中國台灣《工商時報》報道，台積電、力成科技、群創光電等頭部廠商正加速推進 FOPLP 研發與落地，目前相關機台已出貨，客戶導入測試良率已達 90%;不過大尺寸應用仍處于驗證與小規模試産階段，量産需進一步突破風險與成本瓶頸。

　　一、FOPLP 技術：以 “面闆替代晶圓” 重塑封裝效率

　　作為半導體封裝領域的新型技術，FOPLP(Fan-Out Panel Level Package，面闆級扇出封裝)的核心突破在于 “載闆形态革新”—— 以方形面闆替代傳統圓形晶圓，相較主流的晶圓級扇出封裝(FOWLP)，具備兩大關鍵優勢：

　　成本更優：采用矩形載闆(如 600×600 毫米規格)，面積超 12 英寸晶圓 5 倍以上，載闆利用率從 FOWLP 的約 57% 大幅提升至 87%，直接降低單位封裝成本;

　　靈活性更高：載闆材質可選用金屬、玻璃或高分子聚合物，尺寸适配性更強(如台積電 310×310 毫米、群創 700×700 毫米等多規格)，能滿足不同芯片封裝需求。

　　從技術原理來看，FOPLP 延續 “扇出封裝” 的核心邏輯(導線重新分布層 RDL 不僅覆蓋芯片投影面積，還延伸至外圍)，同時結合 “面闆級封裝” 的規模化優勢，既解決了傳統封裝的空間限制，又突破了晶圓尺寸對産能的約束，尤其适配高密度、多芯片集成的封裝場景。

　　二、産業雙軌推進：小芯片先落地，大尺寸攻堅中

　　當前業界對 FOPLP 的布局呈現 “分層突破、梯度推進” 的雙軌路徑，不同廠商聚焦不同應用場景加速落地：

　　1. 小芯片率先小規模量産，良率達預期

　　群創光電與力成科技已率先實現 FOPLP 在小型芯片領域的突破：主要用于封裝電源管理芯片(PMIC)、電源元件等尺寸較小的芯片，目前已進入小規模量産階段。其中，力成科技通過部署新一代激光與點膠設備，進一步優化生産流程，試産良率已穩定達到 90%，供應鍊消息顯示，其目标 2026 年将良率提升至 95% 以上，為大規模量産奠定基礎。

　　2. 台積電攻堅大尺寸應用，CoPoS 方案瞄準 GPU

　　相較于小芯片的快速落地，大尺寸芯片的 FOPLP 封裝仍處攻堅期。台積電正自主研發CoPoS（晶圓級面闆封裝）方案，核心目标是為英偉達、AMD 等企業的大型 GPU 芯片提供封裝支持 —— 這類芯片對集成度、散熱性要求更高，需突破多芯片協同封裝、載闆穩定性等技術瓶頸。目前台積電已設立專門的 FOPLP 研發團隊與産線，并投資面闆級封裝(PLP)及穿玻璃通孔(TGV)技術以優化玻璃載闆性能，原定 2027 年的量産計劃，據供應鍊消息有望提前推進。

　　此外，台積電今年 8 月已确認 “兩年内淘汰 6 英寸晶圓産能、整合 8 英寸産能” 的規劃，業界傳聞其晶圓二廠(6 英寸)與五廠(8 英寸)未來或改造為 CoPoS 産線，進一步擴大 FOPLP 産能儲備。

　　三、載闆與量産：當前核心挑戰與行業布局

　　盡管 FOPLP 試産良率表現亮眼，但要實現大規模商用，仍需突破兩大核心挑戰：

　　載闆技術适配：目前 FOPLP 主流采用金屬或玻璃載闆，不同廠商根據應用場景選擇差異化尺寸 —— 如日月光主推 600×600 毫米、力成采用 515×510 毫米、群創嘗試 700×700 毫米大尺寸，需進一步驗證不同材質載闆在散熱、信号傳輸、成本控制上的綜合适配性;

　　量産風險控制：大尺寸面闆封裝對生産精度、良率穩定性要求更高，且前期設備投入、工藝調試成本較高，廠商需在 “産能擴張” 與 “風險控制” 間尋找平衡，尤其針對 GPU 等高端芯片封裝，需确保技術成熟度後再逐步放量。

　　從行業趨勢來看，随着 AI、高性能計算對芯片封裝需求的升級，FOPLP 憑借成本與效率優勢，有望成為下一代主流封裝技術之一。台積電等廠商的加速布局，不僅将推動自身技術護城河的構建，也将帶動全球半導體封裝産業鍊的升級，為高端芯片應用落地提供關鍵支撐。