8 月 23 日消息 AMD 3D 堆棧緩存版 Zen3 的更多技術細節現已公布，官方稱可以帶來 15% 的遊戲性能提升。
在 Hot Chips 33 演示中，AMD 概述了 3D 堆棧技術的未來，例如，AMD 表示他們選擇了 9 微米的微凸點 (μbump) 間距，這比未來 10 微米的英特爾 Foveros Direct 技術要密集一些。
AMD 展示了現有和未來的 3D 堆疊技術。随着垂直晶圓間或芯片間連接的 TSV (Through Silicon Via) 鍵合量的增加，該技術将專注于更複雜的 3D 堆疊設計。
據稱，堆疊可允許進行全模對模堆疊，帶來 CPU 上有 DRAM 或 CPU 上有 CPU 的效果。該技術的發展方向是：将獨立的模塊放在各自的模塊上，就像核心 + 核心一樣。
“最終，TSV 的間距将變得更加密集，以至于模塊拆分、折疊甚至電路拆分都成為可能，這将徹底改變我們今天所知道的處理器的未來。”
AMD 還列出了所有現有的堆疊技術，包括英特爾的 fooveros /EMIB 技術，這意味着 AMD 考慮在其處理器中使用這種技術:
AMD 預計其 3D 芯片堆疊技術将提供 3 倍的互連能效和 15 倍的互連密度。
此外，AMD 還宣布了新一代 AMD Zen3 CPU 的 3D 芯片組計劃，該芯片組将采用芯到芯 TSV。
據悉，該技術将 L3 緩存再增加 64MB，而 AMD 此前已經在 AMD Ryzen 9 5900X CPU(32+64MB 三級緩存)上展示了其 3D V-Cache 技術的潛力。AMD 透露，這一設計将遊戲幀率提高了 15% 的水平。
此外，AMD 宣布将在今年年底前量産配備 3D V-Cache 的 Ryzen CPU。
免責聲明：本文僅代表作者個人觀點，與每日科技網無關。其原創性以及文中陳述文字和内容未經本站證實，對本文以及其中全部或者部分内容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關内容。
本網站有部分内容均轉載自其它媒體，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責，若因作品内容、知識産權、版權和其他問題，請及時提供相關證明等材料并與我們聯系，本網站将在規定時間内給予删除等相關處理.
