CoWoP 無基闆先進封裝引發關注，郭明錤稱最樂觀 2028 年量産

　　8 月 4 日消息，一項名為 CoWoP (Chip on Wafer on PCB) 的先進封裝技術上周引發業界關注。

　　根據洩露的演示文檔，CoWoP 是目前最為流行的 2.5D 集成技術 CoWoS 的衍生變體：相較于 CoWoS，其消除了獨立的底層基闆 (Substrate)，以高質量的基闆級 PCB (Substrate-Level PCB, SLP) 取代。這種創新使得芯片到 PCB 的連接路徑大幅縮短，信号傳輸距離變短，有效減少了信号在傳輸過程中的損耗和幹擾，從而提升了電性能。同時，由于減少了基闆這一環節，整體封裝的厚度和面積得以減小，在有限的空間内可以實現更高的集成度。并且，從散熱角度看，熱量能夠更直接地從芯片傳遞到 PCB，散熱路徑得到優化，散熱效果得到提升。

　　幻燈片顯示，CoWoP 目标今年 8 月在英偉達 GB100 超級芯片上進行功能性測試，對各個維度的可能性和表現進行綜合驗證，目标在英偉達的 GR150 超級芯片項目上與 CoWoS 解決方案同步推進。

　　根據英偉達的一般命名規則，GR100/150 的全稱應為 Grace Rubin 100 / 150.但按照英偉達此前的宣傳，Rubin GPU 應與 Vera CPU 而非 Grace CPU 匹配，暫不清楚 GR 系列超級芯片具體性質。英偉達計劃在 2026 年下半年推出 Vera Rubin 平台，其性能将比前代提高一倍，之後在 2027 年下半年推出 Rubin Ultra NVL576.性能将有進一步飛躍。而 CoWoP 若能成功應用于這些芯片項目，将為英偉達的産品性能提升和成本控制帶來新的可能。

　　台媒《電子時報》表示，CoWoP 封裝相較傳統 CoWoS 在信号與電源完整性、散熱、PCB 熱膨脹翹曲等方面存在優勢，但在 PCB 技術、良率與可維修性、系統設計、技術轉移成本等方面上存在亟待解決的挑戰。從 PCB 技術來看，要滿足超精細線路、高集成度等要求，對現有 PCB 制造工藝提出了更高挑戰。在良率與可維修性上，由于減少了基闆這一緩沖層，一旦芯片出現問題，維修難度增大，且整個生産過程的良率控制也面臨新的難題。系統設計方面，需要重新考量芯片與 PCB 的協同工作機制，以充分發揮 CoWoP 的優勢。而技術轉移成本上，企業需要投入大量資金用于設備更新、人員培訓等，以實現從傳統封裝到 CoWoP 封裝的技術轉變。

　　分析師郭明錤則稱對于 CoWoP 而言在 2028 年英偉達 Rubin Ultra 時期達成量産是 “很樂觀的預期”，因素包括高規格芯片所需 SLP 生态系統構建困難、CoWoP 與 CoPoS 同步創新風險高企等。高規格芯片對 SLP 的性能、質量等要求極高，當前相關生态系統中的材料供應、制造設備、技術标準等方面還不夠完善，構建這樣一個成熟的生态系統需要大量時間和資源。同時，CoWoP 與 CoPoS 同步推進創新，意味着企業需要在兩條技術路線上同時投入研發力量，資源分散且技術間可能存在沖突，導緻量産時間難以提前。