先進制程工藝進度緩慢的情況下，多芯片整合封裝成了半導體行業的大趨勢，各家不斷玩出新花樣。
ISSCC 2023國際固态電路大會上，AMD提出了多種新的整合封裝設想，其中之一就是在CPU處理器内部，直接堆疊DRAM内存，而且是多層堆疊。
一種方式是CPU計算模塊、DRAM内存模塊，并排封裝在矽中介層上，而另一種方式就是在計算模塊上方直接堆疊内存模塊，有點像手機SoC。
AMD表示，這種設計可以讓計算核心以更短的距離、更高的帶寬、更低的延遲訪問内存，而且能大大降低功耗，2.5D封裝可以做到獨立内存功耗的30%左右，3D混合鍵合封裝更是僅有傳統的1/6。
如果堆疊内存容量足夠大，主闆上的DIMM插槽甚至都可以省了。
當然，AMD的這種設想僅面向服務器和數據中心領域，桌面上不會這麼做，否則就無法升級了。
AMD甚至考慮在Instinct系列加速卡已經整合封裝HBM高帶寬内存的基礎上，在後者之上繼續堆疊DRAM内存，但隻是一層，容量不會太大。
這樣的好處是一些關鍵算法内核可以直接在整合内存内執行，而不必在CPU和獨立内存之間往複通信傳輸，從而提升性能、降低功耗。
另外，AMD還設想在2D/2.5D/3D整合封裝芯片的内部，除了CPU+GPU混合計算核心，還集成更多模塊，包括内存、統一封裝光網絡通道物理層、特定域加速器等等，并引入高速标準化的芯片間接口通道(UCIe)。
尤其是引入光網絡通道，可以大大簡化網絡基礎架構。
免責聲明：本文僅代表作者個人觀點，與每日科技網無關。其原創性以及文中陳述文字和内容未經本站證實，對本文以及其中全部或者部分内容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關内容。
本網站有部分内容均轉載自其它媒體，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責，若因作品内容、知識産權、版權和其他問題，請及時提供相關證明等材料并與我們聯系，本網站将在規定時間内給予删除等相關處理.
