【每日科技網】
SK 海力士宣布開發出基于 DDR5 DRAM 的 CXL 存儲器樣品。
該産品的形狀尺寸為 EDSFF(Enterprise & Data Center Standard Form Factor)E3.S，支持 PCIe 5.0 x8 通道，采用配備 CXL 控制器，使用 DDR5 标準 DRAM。
官方表示，基于 PCIe(Peripheral Component Interconnect Express)的 CXL(Compute Express Link)是為了高效使用 CPU、GPU、加速器、存儲器等而開發的全新規範化接口。SK 海力士開發的 CXL 存儲器是采用技術節點 1anm DDR5 24Gb 的 96GB 産品。
SK 海力士計劃于今年 8 月初在全球閃存峰會(Flash Memory Summit，FMS)、9 月底在英特爾技術創新峰會(Intel Innovation)、10 月在開源計算項目(Open Compute Project，OCP)全球峰會上依次展示實物産品。
免責聲明：本文僅代表作者個人觀點，與每日科技網無關。其原創性以及文中陳述文字和内容未經本站證實，對本文以及其中全部或者部分内容、文字的真實性、完整性、及時性本站不作任何保證或承諾，請讀者僅作參考，并請自行核實相關内容。
本網站有部分内容均轉載自其它媒體，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責，若因作品内容、知識産權、版權和其他問題，請及時提供相關證明等材料并與我們聯系，本網站将在規定時間内給予删除等相關處理.
